随着摩尔定律，制程演进至 7 奈米、5 奈米甚至达 3 奈米，芯片里的 die 几乎接近蚂蚁眼睛大小，一般人眼无法辨识，因此希望借由一般芯片层次去除（delayer）完整提取 die 里每一层电路，难度非常高，硬进行一般层次去除技术的后果，不只良率偏低，更可能发生连 die 都除到不见或遗失的窘境。
但为了专利回避，或需完整呈现该层电路图找 Defect 时，还有什么方式可完整提出电路图？
逆向工程，又称反向还原工程（Reverse Engineering），不熟悉此工程的人，常常与骇客、盗版、窃盗连在一起。但其实不尽然，随着专利战盛行，逆向工程对许多企业而言，不仅是保护自身专利，确保竞争对手不能非法使用这些专利，同时也保护自己不会侵犯到竞争对手的专利。
对半导体产业而言，逆向工程更一直是 IC 研发设计的主轴，可协助 IC 设计公司全面性分析开发新产品所需的成本、工时、人力与技术，并在电路提取针对有专利性的电路，经专利地图数据库分析比较，以做好专利回避，借此了解市场态势并掌握商机。
何谓逆向工程
以往一般取 die 后去层（Delayer）技术，会因样品过小等因素，导致 die 不见或 crack 而无法制程分析；当无法去层到金属层（Metal）M1 时，内存（memory block）仅能以推测得知，电路模组分析图亦无法完整绘制。
本次小学堂与长久以来支持宜特的读者，分享宜特如何利用独家去层技术，将样品如魔术放大，直接在芯片封装（Package）还存在的情况下进行去层工程，不仅可大幅提升工程良率，完整提出电路图，还可衍生应用于合金 PAD、精密 IC 及其他无法取 die 却需要去层的芯片样品。
三步骤，芯片去层，避免 die 损坏，完整提出电路图
第一步骤：样品制备──物理方式去胶体
首先，在芯片封装还存在的情况下，以物理方式去除芯片 die 正面多余胶体。相较以往须先去除 package 仅在裸 die 去层，此法可在较大面积／体积施作，可大幅减少后续去层时 die 遗失的概率，并保持 die 面的平整度。
▲ 先进制程 IC 非常小，宜特克服小 die，第一步先透过物理方式去胶，提出最上层电路图。
第二步骤：机台去层
再来，借由离子蚀刻机，将 IC 护层（Passivation）与隔绝层（Oxide），用适当参数以离子蚀刻方式，将不需要的部分移除，借由宜特独家的控制参数方式，使下层金属层不受伤。
▲ 第二步骤，透过电浆离子方式，进行去护层。
第三步骤：药液去层
IC 护层去除后，再以药水蚀刻，蚀刻该层需去除的金属层，即可完整提出电路图。
▲ 去完护层后，透过化学药液浸泡，再次去除金属层，提出底层电路图。
本篇宜特小学堂，特别先行提供给长久以来支持我们的客户，若您有任何芯片去层需求，或想更进一步了解相关知识细节，欢迎洽询 +886-3-579-9909 分机 1068 邱小姐，Email：marketing_tw@istgroup.com。
