“芯片若只有打线铝垫（Al Pad） ，如何进行覆晶黏晶键合（Flip Chip Die Bonding）?
先进封装时代，铜柱凸块逐渐取代锡凸块，特性不同，如何避免空焊或位移?”
点此观看本篇影片
黏晶制程（Die Bonding）虽然只是半导体后段封装众多制程中的一项制程，然而随着终端产品轻薄短小及5G时代的来临，封装也朝向微小化、立体化发展。那么如何缩小尺寸，同时又能维持其特性成为重要课题。
黏晶技术最困难在于如何用各种黏晶键合技术（Die Bonding）及最少的介质，将晶粒精准固定在基板或是将晶粒堆叠到最薄，并且可以达到电性不失真及通过各项可靠度测试。
以往黏晶键合（Die Bonding）都以人工作业为主，不过身为半导体验证分析的宜特科技，为了协助客户在研发制程阶段，可以顺利进行各项验证测试与实验分析，因此在去年引进自动化黏晶（Die Bonding）设备，解决了许多人工作业无法达到的黏晶品质(阅读更多: 自动化Die Bonding 黏晶技术， 工程样品快速封装无碍 )
本期宜特小学堂，宜特将分享几种常见的黏晶键合技术案例。
一、芯片只有打线铝垫（Al Pad），如何进行覆晶黏晶键合（Flip Chip Die Bond）
覆晶（Flip Chip，简称 FC）封装在晶圆制程最后阶段，通常都会遇到球下金属层（Under Bump Metallurgy，简称 UBM）或重分布制程（Redistribution Layer，简称 RDL）
不过，有一种情况是，IC 在设计研发阶段时，为节省成本，以晶圆共乘（CyberShuttle）下线后，却发现自家芯片回来后没有 UBM 层或 RDL 层而无法长锡球， 导致后续无法进行验证覆晶封装的电性状况。
如何解决此问题 ? 宜特快速封装实验室，透过在铝垫（AI Pad）上长出金球，再焊接到基板（Substrate）上，达到芯片上只有铝垫也可以进行打线（Wire Bond，简称 W/B）封装验证或覆晶（Flip Chip，简称 FC）封装验证（参见图一）。
▲图一: 宜特透过铝垫长出金球，焊接至基板结构图
二、小间距的覆晶封装，从传统的锡凸块逐渐被铜柱凸块取代，如何避免空焊或位移?
随着封装尺寸缩小，覆晶（Flip chip，简称 FC）封装贴合时需要更高的对位精准度，接合凸块（Bump）也从早期广泛使用的锡凸块（Solder Ball）或称为锡球（Solder Ball），发展到现今小于 150um 小间距的铜柱凸块（Copper Pillar Bump）。
然而，随着覆晶封装接合凸块材料的多样性，焊接时温度曲线控制也变得更复杂（参见图二）。
▲图二：随着覆晶封装结合凸块材料的多样性，在贴合时除了需要更精准的对位系统，焊接时的温度曲线（Temperature profile）误差范围也较小
不同于传统的锡球（Solder Ball）只能提供机械性、电性和被动式的散热功能；铜柱凸块（Copper Pillar Bump）具有良好的散热、导电特性，亦具有低电阻、低电感、低热阻特性，以及较佳的抗电子迁移能力，以及较微小的凸块接点间距，满足近年来终端产品轻薄短小的需求。
由于这些特性将增加讯号传递能力和可靠度，因此使用铜凸块（Copper Pillar Bump）能开发出更复杂的封装 IC，例如 3D IC，借此朝功能更强大、且更微小精密的系统整合发展。
然而，铜柱凸块（Copper Pillar Bump）间距多数小于 150 微米（um），不像锡球（Solder Ball）焊接点大，能容许较大的偏移与温度曲线范围，在样品制备时期，只要使用热风枪或加热盘进行加热，即可将样品上到基板。
铜柱凸块（Copper Pillar Bump）上的锡厚度只有 20-50 微米（um），使用热风枪或加热盘加热，极容易造成空焊或位移；因此，在键合时，就需要有更精密的对位系统，焊接时的温度曲线范围也较小。
然而，研发阶段这种少量多样的铜柱凸块覆晶黏晶键合（Copper Pillar Flip Chip Die Bond），多数大型封装厂不愿意协助进行，宜特为协助客户在研发阶段顺利进行样品制备，也特别开发铜柱凸块（Copper Pillar Bump）黏晶键合少量多样服务，作业流程参见图三。
▲图三:铜柱凸块黏晶键合（Copper Pillar Die Bond)）流程
三、如何进行共金黏晶（Eutectic Die Bond）?
共金黏晶也称为共金贴片（Eutectic Die Attach），应用在需要高散热、高可靠度封装黏晶制程上，例如高功率放大器、高功率 LED 等。
不同于一般使用接着剂黏晶，数量少的工程样品可以使用人工黏晶作业，共晶黏晶过程中需要使用温度曲线及压力，使二种不同金属键合，此部分需要有自动化设备搭配相关流程即可完成。以下分享两种常见案例：
（一）使用预成型焊锡片（Solder Preform）黏晶（Die Bonding）
“预成型焊锡片”是将焊锡预先加工成需要的形状尺寸。使用预成型焊锡片黏晶，需要搭配温度曲线及压力方能完成黏晶，但是在黏晶过程中，晶粒与基板（Substrate）间，容易因为焊锡片或基板不平整而产生间隙，造成可靠度疑虑。宜特快速封装实验室，建议使用 “擦洗（Scrubbing）技术”，即可将焊料产生的间隙去除，作业流程参见图四。
▲图四: 预成型焊锡片黏晶（Solder Preform Die Bonding）流程
（二）晶粒倒装后，焊垫（Pad）直接结合在基板（Substrate）上
若晶粒焊垫（Pad）的表面材质为金，一般金对镍金结合会使用热压超音波（Thermosonic）制程，目的为降低作业温度，避免作业高温使金属表面生成氧化物造成共金不良。 宜特快速封装实验室在加热区加入惰性气体-氮气，使用热压（Thermocompression）制程温度，可减缓高温金属氧化速度，并搭配温度曲线及压力等独家参数，克服高温氧化问题，后续亦可串接宜特故障分析实验室，透过X光线(X-ray)或推拉力实验(Die Shear)确认焊接品质。作业流程参见图五。
▲图五: 金-镍金（Au- NiAu）黏晶流程
四、如何顺利将晶粒挑捡到晶圆环（Die Sorting to Wafer Frame）?
同一片晶圆进行芯片切割后，需要将芯片分别出货给不同外包商或实验室，以往都是用人工挑拣出需求数量，并使用晶粒盒（Waffle Pack）乘载出货。不过宜特快速封装实验室遇到的这一个案例，是因为外包商的设备，仅能使用晶圆环（Wafer Frame）上机，因此晶粒必须要使用晶圆环乘载出货。
使用人工挑检晶粒到晶圆环胶膜上最困难是放置位置及间距无法固定，宜特借由自动化设备即可协助客户准确的依照指定间距及排列方式，将晶粒挑拣到另一个晶圆环胶膜上（图六），让后续的试验可以顺利进行。
▲图六: 晶圆环Wafer Frame上机（左图为全视图、右图为放大图）
关于宜特科技 本文与各位长久以来支持宜特的您，分享经验，除了黏晶技术问题，若您有工程样品封装、客制化封装需求，或是对相关知识想要更进一步了解细节，不要犹豫，欢迎洽 +886-3-579-9909 分机 1068 邱小姐│ Email: marketing_tw@istgroup.com。
始创于1994年，是亚洲龙头电子产业验证分析企业。iST宜特从 IC 线路除错及修改起家，逐年拓展新服务，包括故障分析、可靠度验证、材料分析等，建构完整验证与分析工程平台与全方位服务。客群囊括电子产业上游 IC 设计至中下游成品端，并建置车用电子验证平台、高速传输讯号测试。更多讯息请上官网 https://www.istgroup.com
（图片来源：宜特科技）
