美商应材指出，半导体尺寸的缩小虽有利于提高晶体管效能，导线布线方面却正好相反。因为较小的导线会产生更大的电阻，使得效能降低，并增加功耗。若无法在材料工程方面有所突破，从 7 奈米节点缩到 3 奈米节点，导线通路电阻将增加 10 倍，反而失去晶体管微缩的好处。
对此应材已开发出阻障层晶种整合性材料解决方案（Endura Copper Barrier Seed IMS）全新材料工程解决方案。这是整合式材料解决方案，高真空环境下将 7 种不同制程技术整合于一套系统。这 7 种技术分别是 ALD（原子层沉积）、PVD（物理气相沉积）、CVD（化学气相沉积）、铜回流、表面处理、界面工程和量测，使用选择性 ALD 取代共形 ALD，消除通路界面处的高电阻率阻障层。这项解决方案还加入铜回流技术，狭窄特征实现无空隙填充。通路接触界面的电阻减少 50%、提升芯片效能和功耗表现，能够持续将逻辑芯片微缩到 3 奈米及更小尺寸。
应材资深副总裁暨半导体产品事业群总经理 Prabu Raja 表示，一颗智能手机芯片内含数百亿个铜导线，布线已用掉芯片三分之一功率。真空整合多种制程技术，能够重制材料和结构，让消费者拥有功能更强大的装置及更长的电池使用时间。这项独特的整合解决方案是专为协助客户加快发展效能、功率和面积成本的技术蓝图。
应材强调，全球各大晶圆代工逻辑客户现已使用 Endura Copper Barrier Seed IMS 系统。应材已于 2021 年逻辑芯片大师课程（2021 Logic Master Class），讨论更多有关这项系统及其他逻辑芯片微缩创新技术的资讯。
（首图来源：应材）
