浅谈铁电内存：如何实现下世代“内存内运算”？

因应人工智能、物联网、5G、车载等新兴科技所迎来的巨量资讯分析需求，近年来各国-及国际知名大厂皆积极地投注大量资源，加速开发兼具提升运算速度以及降低耗能的下世代内存。而新兴内存技术选项中，当属“铁电内存”最被看好，其原理、技术挑战与未来机会为何？（本文出自国立清华大学工程与系统科学系巫勇贤教授，于闳康科技“科技新航道 | 合作专栏”介绍“铁电内存的原理、挑战与展望”文稿，经科技新报修编为上下两篇，此篇为上篇。）

Memory-Centric 芯片发展的必要性

数据是当今数位经济最重要的资源，根据估计，由于手持式装置的普及与物联网（IOT）的发展，每天会有超过 2.5 quintillion (10¹⁸) bytes 的数据被产生，且这个数据产生的速度仍不断攀升。

如此巨量的资料也意谓著在处理上需要耗费大量的运算资源，尤其是目前建构在冯诺伊曼（von Neumann）架构的计算机在进行运算时，数据资料必须在运算单元（CPU或GPU）与内存间进行反复的传输，不仅限制整体效率与计算时间，无法满足实际即时应用情境，更造成大量的能量消耗，这是因为反复资料传输限制了效能提升，造成了所谓的 Memory Wall。

迈入整合大数据（big data）与人工智能（AI）的世代，为了克服 Memory Wall 的限制并提升运算效能，让内存更紧密结合运算资源的 Memory-Centric 芯片近年来受到相当大的关注。

 所谓的 Memory-Centric 芯片主要是指 Near-Memory Computing 与 In-Memory Computing 两种整合内存与运算的技术。Near-Memory Computing 是透过先进封装技术以芯片层级整合（die-level integration）将运算芯片与内存芯片整合在一起，或将运算电路与内存电路以积层型（monolithic）的制程方式，进行垂直式元件层级整合（device-level integration），目标均是让资料运算单元与记忆储存单元两者更为接近，减少传输的距离。

克服冯诺伊曼架构限制的 In-Memory Computing

至于 In-Memory Computing 则是直接利用内存处理深度学习（deep learning）中人工神经网络，包括深度神经网络（Deep Neural Network, DNN）、卷积神经网络（Convolutional Deep Neural Network, CNN）等多项神经网络的运算任务，无须将资料在运算单元与内存间反复传输，可克服冯诺伊曼架构的限制，在运算效能上获得显著的提升。

更进一步地，可以利用内存实现神经系统的突触（synapse）、轴突（axon）与神经元（neuron）行为，应用于新一代的脉冲神经网络（Spiking Neural Network, SNN），仿照人类大脑运算与认知模式，将运算与记忆都在同一个地方执行，也称为神经形态运算（neuromorphic computing），是未来运算架构的典范[1]。

In-Memory Computing 架构中的核心是兼具运算与储存功能的内存元件，传统的 NOR／NAND 闪存（Flash）与大部分新兴内存（emerging memory）如电阻式内存（Resistive RAM, RRAM）、相变化内存（Phase Change Memory, PCM）、磁阻式内存（Magnetoresistive RAM, MRAM）与铁电内存（ferroelectric memory）均具备实现 In-Memory Computing 或 neuromorphic computing 的能力。相对于其他种类的新型态内存，铁电内存由于在制程相容性与元件效能方面极具有竞争优势，近年来引起学界与业界的高度瞩目。

铁电材料的前世今生

铁电材料（ferroelectric materials）是一种具有自发极化，亦即在无电场存在的情况下，晶胞（unit cell）结构中使正/负电荷中心分离形成电偶极（dipole）的材料。铁电材料中，自发极化的电偶极方向并不一致，但在某一个特定区域内，各晶胞的自发极化方向相同，这个特定区域称为铁电畴（ferroelectric domains）。

铁电畴的极化方向和强度各不相同，在整个材料中随机分布，相互抵消后，整体的铁电料并没有极化的现象。对铁电材料施加电场后，每个铁电畴的极化方向会趋于一致，并达到饱和极化值（saturation polarization, Ps）。

当电场超过正的矫顽电场（positive coercive field, +Ec）或低于负的矫顽电场（negative coercive field, -Ec）即可改变铁电材料之电偶极方向。当外加电场移除后，铁电材料内仍会有剩余的极化量存在（remanent polarization, P_r），故非常适合应用于非挥发内存元件（non-volatile memory）。

▲图一 典型的铁电材料极化强度与施加电场的关系图

铁电材料并不含铁元素的成分，会这样命名是来自前述电偶极随外加电场变化的行为与铁磁材料（ferromagnetic materials）之铁磁畴（ferromagnetic domains）随外部磁场改变磁化量的特性类似所致。

铁电材料自 1920 年罗歇尔盐（Rochelle Salt）被提出至今已满 100 年，而后长达半世纪的时间，科学家们着重于研究钙钛矿（perovskite）结构的传统铁电材料，如 BaTiO₃（BTO）与 Pb[Zr_xTi_1-x]O₃（PZT）等铁电材料，尤其 PZT 更已应用于商业化的铁电内存。不过 PZT 铁电材质并不相容于目前的积体电路制程，例如 Pb／O₂ 扩散现象、特性易受 H₂ 影响、不易于原子层沉积（atomic layer deposition）制程整合等问题，提高了量产化的障碍 [2]。

此外，钙钛矿薄膜的铁电性（ferroelectricity）在厚度低于某个临界值后即会急遽劣化，第一原理计算预估 6 个单晶格（unit cell）为钛矿铁电材料之临界值 [3]，也就是厚度微缩有其限制，这使得内存尺寸无法缩小，导致内存密度无法有效提高，因此以 PZT 为主的铁电内存仅在半导体内存市场占有极小的比例。

适合先进制程、无微缩临界值，铁电材料备受瞩目

2011 年首次发现以 Si 掺杂的 HfO₂ 具有铁电特性后 [4]，这种具氟石（fluorite）结构的氧化物如掺杂的 HfO₂ 或 HfO_2／ZrO₂ 之固溶体（solid solution）引起了学界与业界高度的瞩目。欧盟在这方面尤其积极，其中 Horizon 2020 计划所支持的3εFERRO（Energy Efficient Embedded Non-volatile Memory & Logic based on Ferroelectric Hf(Zr)O₂）就是一个显著的例子。

相较于传统的钙钛矿铁电材料，铁电层主要优点不仅在于材料与制程完全相容于现有先进制程技术，更重要的是，在 10 nm 等级的厚度下 HfO₂ 为基础的铁电层仍保有铁电性。

2020 年的研究更发现，基于 HfO₂ 的铁电层厚度微缩至 1 nm，自发极化与可改变极化方向之现象仍可持续出现。这意谓著具有铁电性之 HfO₂ 薄膜并无微缩的临界值，微缩厚度甚至可强化极化形变(polar distortion)，对于以极化驱动之内存元件有相当优异的发展优势 [3]。

图二是 PZT 与 HfO₂ 铁电层的特性差异比较 [2]，一个值得注意的数值是 Ec，两者存在着高达 20-40 倍的显著差异，这与铁电内存的效能与可靠度有高度的关联性。

▲图二 PZT 与 HfO₂ 铁电层的特性差异比较

HfO₂ 铁电材料形成机制

为了持续开发高速、低耗能且高可靠度的铁电内存，深入探究 HfO₂ 铁电层的形成机制是相当必要的。事实上，基于 HfO₂ 的氧化层具有铁电性是材料科学上极为重要的发现，其原因在于热力学稳定下的 HfO₂ 不论从实验或是计算的平衡相图（equilibrium phase diagram）均显示其为不具铁电性的中心对称（centrosymmetric）结构。

在室温常压下，HfO₂ 最稳定的晶相是 monoclinic 晶相（P2₁/c, m-phase），升温后则转换至 tetragonal 晶相（P4₂/nmc, t-phase）或 cubic 晶相（Fm3m, c-phase），而升压时形成具顺电性（paraelectric）／非极化（non-polar）之 orthorhombic 晶相（Pbca, Pmna），不过这些晶相都不具备铁电性。由实验与理论计算得知，具铁电性之 HfO₂ 是结晶成非中心对称（non-centrosymmetric）／极化（polar）之 orthorhombic 晶相（Pca2₁, o-phase）[5]，施加电场时，HfO₂ 中的氧原子会受到电场影响而发生位移也就是所谓的极化 [3]。

HfO₂ 如何形成铁电性所需的亚稳定态（metastable）晶相 o-phase 一直是热门的研究议题。HfO₂ 由亚稳定态晶相（如t-phase）经相转变（phase transformation）形成稳定态晶相 m-phase 后，就无法再转变为其他亚稳定态晶相，这是属于一种不可逆的过程（irreversible process）。一般认为亚稳定态晶相 o-phase 应该是由其他亚稳定态 t-phase 转变而来的，其原因在于两者的结构相似性，而施加非等向性应力（anisotropic stress）是发生此转变的关键之一。常见的 HfO₂ 铁电层制程如掺杂（doping）、表面能效应（surface energy effect）、岛状物聚结（island coalescence）、热膨胀不匹配（thermal expansion mismatch）、金属覆盖层（metal capping layer）以及氧空缺（oxygen vacancies）形成都与非等向性应力有关 [6]。

▲图三 HfO₂ 薄膜经不同制程下所显示的各晶相演进与晶体结构

 热制程的条件在铁电薄膜的形成过程相当关键，温度必须够高方能使薄膜结晶，但过高的温度又可能形成不可逆的 m-phase。

由动力学模型亦可说明 HfO₂ 薄膜形成 o-phase 的机制，如图四所示 [7]，以掺杂 Zr 的 HfO₂ 薄膜（Hf_0.5Zr_0.5O₂，HZO）为例，回火制程各阶段晶相的变化可分为四个阶段：

1. 初始阶段：刚沉积的 fluorite 结构薄膜具有极微小（约 2 nm 半径）的成核点（nuclei），且很有可能以 o-phase 的微晶形式（nanocrystallities）存在。
2. 升温阶段：t-phase 因为其熵值（entropy）较 o-phase／-phase 低，造成其 free energy 下降，因此这个阶段薄膜的稳定相将由 o-phase 转成 t-phase。
3. 持温阶段：m-phase 的 free energy 会降低，根据热力学的理论，薄膜应该倾向形成 m-phase。不过由于 t-phase 与 m-phase 存在着高达 250 meV／formula unit（f. u.）的能障，故薄膜在此阶段仍维持 t-phase，然而更高的回火温度与更长的回火时间将可能使系统具备超过此能障的能量，使薄膜形成 m-phase。
4. 降温阶段：由于 t-phase 与 o-phase 间的能障仅 30 meV／f. u.，薄膜非常有机会形成第二稳定态 o-phase 而非最稳定态 m-phase。

欲使薄膜尽可能形成 o-phase，降低 o-phase 之 free energy 是必要的，如图五所示，提高回火制程中的降温速率(τ) 有益于增加薄膜中 o-phase 的比例 [8]。近期的研究亦报导以水进行快速冷却（fast quench）可使 HfO₂ 铁电薄膜之 Pr 与 Ec 分别达到 50 μC／cm² 与 4 .75 MV／cm，远超过一般快速热退火制程所呈现的结果 [9]。

▲图四 HfO₂ 薄膜形成 o-phase 的机制

▲图五 提高回火制程中的降温速率(τ) 有益于增加薄膜中 o-phase 的比例

铁电内存种类及其运作原理

铁电材料应用于内存主要分为三种记忆胞（memory cell）结构，如图六所示，包括（a）一个晶体管与一个铁电电容所组成的 ferroelectric RAM（FeRAM）、（b）单一晶体管形式的 ferroelectric FET （FeFET）与（c）上／下电极包覆铁电薄膜的 ferroelectric tunnel junction（FTJ）[10]。

▲图六 铁电材料应用于内存的主要记忆胞（memory cell）结构

（a）FeRAM 内存

早在 1940~1950 年代 BTO 与 PZT 等钙钛矿结构之铁电层被陆续提出，其中 1952 年 MIT 的硕士生首先在其论文提出以 BTO 的铁电电容作为资料储存的元件，可以被视为 FeRAM 的雏型。如图六 （a）所示，FeRAM 记忆胞是由一个晶体管与一个铁电电容所组成，与现有主流的动态随机存取内存（DRAM）记忆胞结构类似，其中铁电电容是由金属上电极/铁电材料／金属下电极所构成。此记忆胞结构中，铁电电容的下电极电压透过晶体管由位元线（bit line, BL）所控制，而上电极电压则由金属板线（plate line, PL）所决定，借由上电极／下电极的电压极性与差异即可改变铁电电容内电偶极的方向。

假设电偶极方向朝上是逻辑“1”，朝下是逻辑“0”，欲写入资料逻辑“0”资料至铁电电容，可在晶体管开启的情况下，于 BL 与 PL 分别施加 0 V 与高电压（如 Vcc）。反之，则可写入逻辑“1”资料。欲读取资料，则可以在 BL 与 PL 两处分别施加 0 V 与 Vcc。若储存于铁电电容的资料是逻辑“1”，则电偶极会转变方向而成为逻辑“0”并产生转换电流（dipole switching current），继而对 BL 充电，使 BL 电压提高。反之，若储存于铁电电容的资料是逻辑“0”，则电偶极方向保持不变，BL 电压几乎没有改变。

借由量测 BL 电压的高低数值即可判断铁电电容储存的资料是逻辑“1”还是逻辑“0”。然而不论原来储存的资料为何，一旦经过读取的过程，所有的资料都会转换成逻辑“0”，是一种明显的破坏性读取(destructive reading)，因此必须在读取资料后再写入正确的资料。

基于 PZT 铁电材料之商用型 FeRAM 内存写入资料的速度约在数十奈秒等级（ns），具有长达 10 年的资料（极化）保存能力（retention），且反复操作耐受力（endurance）可高达 10¹⁵ 次。值得注意的是铁电电容的资料保存能力与去极化电场（depolarization field）的大小有密切关系。理想的情况下，铁电层极化时，电极上所诱发电荷 Q 可以完全补偿（compensate）铁电层内的极化量 P，在此情况下，铁电层内部的电场为零。

然而实际的电极并非理想导体，因而导致 Q 与 P 之间不平衡并造成铁电层内的电场，即所谓的去极化电场。去极化电场越大则会使铁电层内的极化程度随时间衰减，极化保存能力劣化。去极化电场是无可避免的，所幸 FeRAM 内存的铁电电容是以金属作为电极，去极化电场较小，因此仍能达成优异的资料保存能力。

若以 HfO₂ 铁电层制作 FeRAM，与 PZT 相较之下，其较高的 Ec 也更能抵抗去极化电场的影响。与 DRAM 相较之下，FeRAM 是仰赖铁电层的电偶极方向来储存资料，而非 DRAM 以电荷储存资料，没有电荷流失的问题，因此无须进行周期性的资料更新（refresh）。由于资料的储存与电荷无关，当面对辐射所引发的电流及可能的资料破坏具有更高的免疫力，因此也常应用于太空任务与核子医学仪器所需的电子设备。另外，FeRAM 是属于非挥发性内存，与 DRAM 挥发性内存的特性有相当大的属性差异。

经过多年发展，FeRAM 内存市场也发生了相当大的变化，1992 年 Ramtron 公司开始销售商用型 FeRAM，2011 年 Texas Instruments 发表首款以 FeRAM 为基础的微处理器，到了 2012 年 Cypress 公司取得了 Ramtron 公司，而 2020 年 Infineon 公司又购买了 Cypress 公司，自此 FeRAM 也成为 Infineon 公司应用于车用电子的内存之一，目前 Infineon 公司最大容量的 FeRAM 芯片为 16 Mbit，且仍以 PZT 作为铁电材料。

（b）FeFET 内存

1950 年代后期以 BTO 铁电层发展出了第一个 FeFET 内存，时至今日，FeFET 内存之记忆胞是以单一晶体管架构为主，如图六（b）所示，制程上仅需将制作于 MOSFET 晶体管的闸极介电层改以铁电材质取代即可。

▲图七 n 型通道之 FeFET 内存

对于 n 型通道之 FeFET 内存而言，如图七所示，欲写入资料可在闸极施加高于 +Ec 或低于 -Ec 的电场。施加高于 +Ec 电场可使电偶极方向朝下，在通道形成强反转（inversion）状态，此时元件呈现低临界电压（threshold voltage, Vt）状态，或称逻辑“1”状态。反之，施加低于 -Ec 的电场，则使元件呈现高临界电压状态，或称逻辑“0”状态。

逻辑“1”或“0”所对应的 Vt 差异称为记忆视窗（memory window, MW），越大的记忆视窗意谓著越容易区分逻辑“1”或“0”的差异。当一个记忆胞仅储存 2 种 Vt 状态（如逻辑“1”与“0”）即表示可以存放 1 个位元（bit）的资料，若记忆视窗增加，则代表在此范围内可以容许其他不同的状态，能够区分 4 种 Vt 状态则表示可以存放 2 个位元（bit），目前已有文献报导 FeFET 内存可以实现存放 3 个位元（bit）[11]。

FeFET 内存可借由不同的闸极电压调整电偶极的转向程度，继而控制通道内的载子数量，达到实现不同 Vt 的目标。这种以单一记忆胞即可储存 2 个或 3 个位元的情况类似 NAND Flash 内存技术的多层式储存（Multi Level Cell, MLC）与三层式储存（Triple Level Cell, TLC）的概念，可以降低至制造成本并大幅提升内存密度。欲实现单一记忆胞多位元储存的目标，提高记忆窗是必要的条件之一。

▲图八 FeFET 内存的记忆视窗

理论上 FeFET 内存所能够达到的记忆视窗约可表示成 2t_f ×E_C，其中 t_f 为铁电层厚度，E_C 则为矫顽电场。如图八所示，由于传统钙态矿铁电材料如 PZT 之 Ec 较小，欲实现较大的记忆视窗，势必要沉积较厚的铁电层厚度，这也是 PZT 材料应用于 FeFET 内存无法微缩的瓶颈之一，反观 HfO₂ 铁电材料，较大的 Ec 则可允许以较薄的厚度实现所需的记忆视窗，对于 FeFET 内存的发展有相当大的助益。

FeFET 内存的效能评估除了记忆视窗外，操作速度与资料保存能力也相当重要。对基于 HfO₂ 铁电层之 FeFET 内存而言，其写入资料的速度大约在 10 ns 的等级且拥有优异的资料保存能力。值得注意的是 FeFET 内存的铁电层是沉积于半导体之上，而非 FeRAM 的铁电电容其铁电层是沉积于金属之上，因此前述的去极化电场在 FeFET 内存会更加明显。所幸 HfO₂ 铁电层之 Ec 约为 1-2 MV／cm，可以有效抵抗去极化电场的反向效应，故仍能保有极为优异的资料保存能力。

（c）FTJ 内存

FTJ 内存的结构相对简单，如图六（c）所示，为铁电层被上／下电极所包覆的三明治结构。借由铁电层极化量方向可调变能障高度（barrier height），由于穿隧电流与能障高度之间呈指数函数关系，因此可进而改变穿隧电流大小并引发穿隧电阻（tunneling electroresistance, TER），形成高电阻与低电阻间转换。

目前大多数报导的 FTJ 内存其操作电压可在 4V 以下，操作速度介于 10-100 ns 之间，具备低写入功耗与非破坏性读取等优点，明显优于传统的 Flash。另外，FTJ 内存高／低电阻比例（TER ratio）或称ON／OFF比例大概介于 10-100 之间。通常提高增加铁电层厚度有助于提高 TER ratio，不过这会使得导通电流与读取电流下降，读取时间增加。另一种较为可行的方案则是采用包括铁电层与界面层在内的双层结构，使电偶极切换与穿隧电流发生在不同薄膜。

FTJ 内存目前仍然处在非常初期的开发阶段，对于阵列结构下的潜泄电流（sneak current）的抑制以及高／低电阻之统计分布相关分析仍有待进一步研究全。尽管 FTJ 内存具有成为下世代内存的高度潜力，不过以现阶段而言，低电流密度限制了读取资料的速度，因此比较适合应用于 In-Memory Computing 中的大量平行运算 [10]。

前景看好的铁电内存，又面临着什么样的挑战与机会？

本篇详述铁电内存发展概况与前景，然而，铁电内存虽有着备受学界、业界高度瞩目的美好前景，却仍有着其发展上的技术挑战。究竟其技术挑战为何？有着什么样的未来机会？我们距离“下世代内存内运算”到来还有多远？将在下篇探讨。

参考资料：

[1]. A. Mehonic et al., Adv. Intell. Syst., 2, 2000085 (2020) [2]. J. Müller et al., ECS J. Solid State Sci. Technol., 4, N30 (2015) [3]. S. S. Cheema et al., Nature, 580, 478 (2020) [4]. T. S. Böscke et al., Appl. Phys. Lett., 99, 102903 (2011) [5]. L. Xu et al., J. Appl. Phys., 122, 124104 (2017) [6]. Z. Fan et al., J. Adv. Dielect., 6, 1630003 (2016) [7]. M. H. Park et al., Adv. Electron. Mater., 5, 1800522 (2019) [8]. A. Toriumi et al., IEEE IEDM, 338 (2019) [9]. B. Ku et al., IEEE Symp. VLSI Tech., TF2.5 (2020) [10]. T. Mikolajick et al., J. Appl. Phys., 129, 100901 (2021)