13 日，处理器龙头英特尔（intel）在“架构日”正式发表与展示新型晶体管技术，这项定名为“SuperFin”的技术以 10 奈米制程为基础，预计能降低通孔电阻 30%，以提高互连效能。而接下来预计推出代号“Tiger Lake”的次世代处理器将会采用该技术，目前已出货，预计 2020 年底前将能看到搭载“Tiger Lake”次世代处理器的终端设备。
近期，英特尔因为 7 奈米制程延迟推出，在科技产业圈闹得满城风雨，也让英特尔股价大跌，还使竞争对手得利。为了挽回颓势，英特尔特别在定名为“架构日”当天宣布并展示六大创新发展，包括 10 奈米 SuperFin 技术、Willow Cove 微架构、针对行动客户端的 Tiger Lake 系统单芯片架构的详细资讯、以及首次揭示了其完全可扩展的 Xe 绘图架构等。英特尔指出，这些架构可满足从消费端至高效能运算，再到游戏用途的各个市场。英特尔将其解藕芯片设计方式、结合先进的封装技术，XPU 产品和以软件为中心的策略，致力为客户提供领先效能的全方位解决方案。
英特尔表示，在新宣布的 10 奈米 SuperFin 技术，是经过多年来持续在 FinFET 晶体管技术方面精益求精的努力，使得英特尔重新定义该技术，以达成史上最大的单节点内技术升级，提供等同转换至全新制程节点技术的效能改进。透过在 10 奈米 SuperFin 技术将英特尔增强型 FinFET 晶体管与 Super MIM 电容器结合在一起，在 SuperFin 技术于源极／汲极提供增强的磊晶，以改进栅极制程和额外的栅极间距下，将实现更高的效能。
英特尔进一步指出，由英特尔首席架构师 Raja Koduri、英特尔院士及架构师团队开发的 10 奈米 SuperFin 技术，有提升源极和汲极结构的磊晶生长特点，从而提升应力并减少电阻，允许更多电流通过。其次，改进栅极制程以驱动更高的通道迁移率，使电荷载子更快速移动。额外栅极间距选项，可为需要极致效能的特定芯片功能提供更高的驱动电流，且新型薄阻障层将通孔电阻降低 30%，增强互连效能。与业界标准相比，英特尔 Super MIM 电容相同的占用面积，提供 5 倍的容值，降低电压骤降情况，并显著提高产品效能。此技术为新型 Hi-K 介电材料，材料堆叠厚度仅数埃（10 的 -10 次方米）的超薄层，形成重复的“超晶格”结构，是业界首创的技术，领先其他制造商的现有制程能力。
英特尔最后表示，接下来代号为 Tiger Lake 的英特尔次世代笔电处理器将以 10 奈米 SuperFin 技术为基础，而 Tiger Lake 目前正在生产，并出货给预计年底节庆季节推出 OEM 系统的客户。
（首图来源：英特尔）
