日前，甫宣布 14 奈米制程进入客户芯片量产阶段的晶圆代工厂联电，14 日再与新思科技 (Synopsys) 共同宣布，双方将拓展合作关系，将 Synopsys 的 Custom Compiler 和 Laker 客制化设计工具，应用于联电的 14 奈米 FinFET 制程上，用以缩短客制化的设计工作。
联电表示，双方的此项合作，是为了建立和验证，用于联电 14 奈米制程的业界标准 iPDK，并全面支援 Custom Compiler，以提供视觉辅助方案于布局流程。就由此突破性的功能，可缩短客户于布局和连接 FinFET 元件所需的时程。另外，Custom Compiler 的解决方案整合了 Synopsys 的电路模拟、物理验证和数位实作工具，为联电 14 奈米制程的客户提供完整的客制化设计解决方案。
联电硅智财研发暨设计支援处林子惠处长表示，联电与 Synopsys 的长期合作，已为客户打造许多 iPDK。此次推出的 14 奈米制成的 iPDK，是让客户的布局设计人员，以及联电的内部团队在使用 Synopsys 的客制化设计工具后，可提升电路布局于 FinFET 的生产力，帮助客户在 14 奈米技术量产上，简化设计过程。
Synopsys 产品销售副总 Bijan Kiani 则表示，目前 FinFET 制程技术在客户的受欢迎程度日益提高。而 FinFET 的电路布局则可能是一项挑战。此次，Synopsys 与联电合作，为 14 奈米制程启用 Custom Compiler，客户可使用 Custom Compiler 的视觉辅助方案来提升 FinFET 布局的生产力。
据了解，针对 Synopsys Laker 和 Custom Compiler 客制化设计工具于 14 奈米及其他制程的 iPDK，可依联电的要求提供。另外，Custom Compiler 与 Synopsys 的电路模拟、实体验证、以及数位实作等工具整合，可提供全面性的客制化设计解决方案。其中，Custom Compiler 让 FinFET 设计的完成时间从数天缩短至数小时。其自动化视觉辅助设计流程，利用布局设计人员所熟悉的图像使用模型，以减少编写复杂程式码及限制条件。至于，借由 Custom Compiler，则可无需进行额外设定，便能自动执行例行性及重复性的任务。
( 首图来源 : 科技新报摄 )
