知名芯片调研公司 IC Insights 做过有趣的估算，如果想追上全球最大晶圆代工厂台积电，起码要 5 年外加 1 兆人民币。
芯片先进制程的魔力不需赘述，技术上是手机、平板、电脑等消费电子产品运转的关键；经济价值上，掌握先进制程能力的台积电 2020 年创造 5178.85亿元税后净利；战略重要性层面，芯片关系到产业安全乃至地缘之间的经贸关系。
但有意思的是，并非所有芯片工厂都追赶制程，全球前五晶圆代工厂──台积电、三星、联电、格罗方德、中芯国际，只中芯国际制程不停追赶，排名三四的联电、格罗方德几乎放弃了先进制程。
联电 2018 年时放弃 12 奈米制程研发，当时还是全球第二大芯片代工厂的格罗方德也随后宣布放弃 7 奈米 FinFET 制程研发。纵观全球晶圆代工厂（Foundry）和 IDM 模式（Integrated Device Manufacture），有能力生产 7 奈米及更小芯片制程的只有台积电、三星及落后一步的英特尔（7 奈米 taped-in） 。
为何各大芯片厂商纷纷放弃先进制程研发？制程更小的芯片性能一定更好吗？这其中有不少门道。
芯片的进化史
芯片先进制程，简单来说就是把芯片从大做小，具体是指芯片晶体管栅极宽度的大小，数字越小对应晶体管密度越大，芯片功耗越低，性能越高，但要实际做到这点并不容易。从芯片进化史来看，芯片研发主要遵循摩尔定律，即每 18 个月到两年，芯片性能会翻一倍，使一块芯片尽可能多装晶体管提升芯片性能。
1980 年代，芯片晶体管大小进入微米级，再到 2004 年，晶体管微缩至奈米级。此时问题陆续出现，奈米级晶体管整合度和精细化程度非常高，要知道一个原子就 0.1 奈米，人类物理认知极限的制程难度可想而知。
如今最具代表的两个问题是短通道效应和量子隧穿难题。短通道效应（short-channel effects）是指“当金属氧化物半导体场效应管的导电沟道长度降低到十几奈米、甚至几奈米量级时，晶体管出现的效应”。这些效应主要包括“阈值电压随着通道长度降低而降低、漏致势垒降低（Drain-induced barrier lowering）、载流子表面散射、速度饱和（Saturation velocity）、离子化和热电子效应”。
其实简单说就是，因晶体管是有三个端口的管子──电子从源端跑到漏端，借此完成资讯传递，而决定“跑”的节奏的是“开关”，也就是栅端。开关由端口对应的电压变化决定。
短通道效应对奈米级芯片的影响
大部分时候电子速度都是全速运转，因此传递资讯需要的时间就是芯片一定意义上的效率就由通道长短决定。但当管道变短，尺寸变小，长通道时本可忽略的电场干扰就变多，导致栅端可能“关不严”，也就是所谓的短通道效应。
短通道效应对奈米级芯片造成的影响就是，因为通道管不住电，所以只要一通电，芯片晶体管就会不停漏电，导致芯片发热和功耗严重，影响使用寿命。
直到 1999 年胡正明教授发明鳍式场效应晶体管（Fin Field-Effect Transistor，FinFET）， FinFET 可理解为加强栅对沟道的控制能力，减少短沟道效应，延缓问题，如今台积电、三星能做到 5 / 7 奈米都依赖此技术。
但到 3 奈米阶段，FinFET 的三面栅控制作用减弱，短通道效应再次突显。直到下世代的晶体管结构即所谓 Gate-All-Around 环绕式栅极技术（GAA 结构）出现，问题才缓解。简单理解为通道被栅极四面包裹，降低作业电压、减少漏电，降低芯片运算功耗与操作温度，继续为摩尔定律续命。三星 3 奈米和台积电 2 奈米都采用此技术研发。
▲ 三星技术蓝图。
然而制程继续往下走时，又一个难题出现──量子隧穿效应带来的漏电流。原理涉及量子力学相关理论，简单理解为当材料逼近 1 奈米物理极限时，有一定电子可跨过势垒漏电。这个问题对人类来说暂时无解，因物理理论还没搞清楚这现象。
可说不管 FinFET 结构还是 GAA 结构，都是人类透过制程手段逼近理论极限，但实现这些结构对芯片产业来说是无比困难的事，不仅技术难度陡增，制程成本也让一般芯片企业望之兴叹。
据 SEMI 国际半导体产业协会的芯片主流设计成本模型图，采用 FinFET 制程的 5 奈米芯片设计成本已是 28 奈米制程设计成本近 8 倍，更复杂的 GAA 结构耗费的设计成本只会更多，这只是芯片设计、制造、封装、测试的设计环节，晶圆代工厂实际研发技术、建厂、买生产设备耗费的资金会更多，如今年三星美国德州计划新建的 5 奈米晶圆厂预计投资 170 亿美元。
（Source：SEMI）
对台积电和三星来说，投资数百亿美元建造一座先进制程的晶圆厂还可承受，因有稳定的客户订单和巨大销量分担成本，但对制程相对落后者来说难以承受。
技术不成熟，就要花更多时间、资金成本突破；芯片品质来说，即便强如三星 5 奈米芯片的高通骁龙 888 时，也遭外界诟病功耗“翻车”、发热严重等问题，后来者更难开始阶段就保证芯片良率和性能；客户来说，采用价格更高的先进制程有限，近来手机、平板、PC 等消费电子增长趋缓，存量市场下新入局者如非价格和性能更优秀，没有机会能抢到三星和台积电的客户，况且这些老牌霸主先进制程的研发成本已被巨额销量稀释，成本只会更低。
成熟制程芯片极缺
全球缺芯片潮其实是成熟制程芯片。以汽车业为例，目前缺的是 MCU 芯片（Microcontroller Unit，微控制器），汽车 ESP 车身电子稳定系统和 ECU 电子控制单元等都要用，主要由 8 吋晶圆生产，芯片制程普遍在 45~130 奈米。
28 奈米以上芯片制程都叫成熟制程，整个业界技术非常成熟，业者对芯片的成本控制也不会相差太多，三星、台积电在这领域对联电、中芯国际来说没有什么绝对优势。成熟制程芯片极缺，只要晶圆代工厂有产能就不愁销不出去，完全不会遇到先进制程的种种问题，对格罗方德和联电来说，现在投资先进制程吃力不讨好，两家厂商最近纷纷扩产的也都是成熟制程晶圆厂。
更广阔的工业及军事领域，先进制程芯片反而没有成熟制程芯片可靠。先进制程可理解为同样功耗尺寸下可获得更好的性能，但工业及军事领域，对芯片功耗、发热和占用面积并没有手机、平板那么要求，更关注芯片于各类极端环境的可靠性和耐久度。
如民用芯片、工业芯片和军用芯片要求的正常工作温度范围就有很大不同。民用级要求 0℃~70℃、工业级要求 -40℃~85℃、军用级要求 -55℃~125℃，仅温度指标，工业、军用级芯片还有抗干扰、抗冲击至航空航太等级的抗辐射等要求，反而是更精密、更微小的先进制程芯片难以达到。
先进制程虽好，但实现难度既艰难，适用范围也有局限。虽然芯片是老百姓都关心的话题，且人们天天讨论的往往都是谁达到几奈米，谁停在几奈米，但对复杂庞大的芯片产业来说，制程并不是衡量芯片价值的唯一标准。
（本文由 品玩 授权转载；首图来源：shutterstock）
延伸阅读：
- 半导体科普系列文章 看懂晶圆、IC、奈米制程
