针对半导体先进封装中异质整合的发展，国内两大半导体龙头台积电与日月光纷纷表示，延续摩尔定律的方式，除了制程线宽的微缩之外，先进封装异质整合也是未来重要的发展趋势。其中，台积电卓越科技院士暨研发副总余振华指出，台积电先进封装异质整合面临解决方案成本控制、精准制程控制两大挑战，盼与产业链共同努力。至于，日月光集团研发中心副总经理洪志斌则是指出，异质整合的多样性可从晶圆端、也可从封装端发展，甚至结合已熟知的系统解决方案技术，使整个半导体供应链都有发挥空间。
台积电与日月光两大半导体龙头 30 日国际半导体产业协会（SEMI）所举办线上领袖对谈中，台积电余振华指出，异质整合技术在台积电从倡议到开发，发展、到后来商业化已经成为当前的新显学，为半导体提供了更多价值，这结果不论前段或后段产业都乐见这样的发展。而台积电的 3D Fabric 平台已建立，且率先进入量产阶段，从异质整合系统整合到现在的系统微缩，类似 SoC 的微缩，讲究效能耗能与尺寸微缩，系统微缩新阶段则是追求更高系统效能、更低耗能，以及更紧密尺寸变成体积上的精进。
至于，针对异质整合产业来说是很大的新领域，就台积电的切入方式，其中当然面临挑战。而挑战主要在两个部分，一是解决方案成本控制、再来就是精准制程控制。其从成本控制来看，台积电前段先进制程早就进入奈米级，而先进封装是个位数微米等级，若以台积电前段制程或传统封装设备制程切入，异质整合须跟上前段奈米级的脚步。目前这方面则以加强芯片间连结密度、封装尺寸大小两大领域为主。其在加强连芯片的结密度方面，主要是 bonding density，让 bonding pitch 可以微缩七成，同时面积可增加二倍为目标。至于，封装尺寸方面，主要是以 SoIC 与和 2.5D 先进封装，包括 InFO 和 CoWoS 等技术的整合为主。
而日月光洪志斌指出，国际半导体技术发展路线图（ITRS）在 2016 年提出新方向、重新定义至异质整合路线图（HIR），在此大趋势提供往下发展的新技术主流，当中很重要的是涵盖每个供应链、甚至市在半导体产业链的个个环节上。而 HIR 近期将要推出 2021 年新版本，后续值得关注。这对日月光来说，从最传统的钉架型、球阵列、覆晶封装，到最近热门的扇出型封装、2.5D 整合、甚至 3D IC 解决方案等，就是希望藉解决方案使得设计、测试、封装到再测试，整体均能在日月光一站内完成。
洪志斌还强调，日月光所做的不同型态系统级封装，面对的挑战相当多元。就完整系统来看，除了硅晶圆之外，还得配上第三代半导体的砷化镓、氮化镓等化合物元件整合，加上不同应用对被动元件的不同需求，使被动元件的整合亦愈趋多样化。如此，不同元件的整合将使系统级封装担负庞大任务，例如在平面的 XY 尺寸、甚至立体的 Z 尺寸上要继续微缩 15%~30%，这种挑战仅靠封装制程或结构去做很困难，这就必须靠晶圆、元件技术做来才能做得更薄、更紧密配合关键材料，才能走机会做得更小，因此需要整个供应链合作才能实现。
(首图来源：shutterstock)
