联华电子 2 日表示，在使用 USB 2.0 测试载具并成功通过硅验证之后，正式宣布更先进的 22 奈米制程技术就绪。
联电表示，相较于一般的 USB 2.0 PHY IP，使用联电制程的测试载具所使用面积是全球最小，已展现联电技术的成熟，且新的芯片设计若要采用 22 奈米制程，并无需更改现有的 28 奈米设计架构，客户将可放心地的直接从 28 奈米制程转移到 22 奈米。
联电强调，将致力于提供世界领先的晶圆专工特殊技术，并持续推出特殊制程，以应用于快速成长的 5G、物联网和车用电子等芯片市场。与原本的 28 奈米高介电系数 / 金属栅极制程相比，22 奈米能再缩减 10% 的晶粒面积、拥有更好的功率效能比，以及强化射频性能等特点。
另外还提供了与 28 奈米制程相同光罩数的 22 奈米超低功耗版本（22ULP），以及 22 奈米超低泄漏版本（22ULL），将支援 0.6~1.0 伏特电压，协助客户在系统单芯片设计中同时享有两种技术优势。日前联电已与 ASIC 设计服务商智原在 22 奈米制程平台上合作推出基础元件 IP 支援，是市场上需防漏电或长期续行的产品，如机上盒、数字电视、监视器、穿戴式装置等物联网芯片的理想选择。
目前应用 22ULP/ULL 制程的基础元件 IP 已具备进阶的绕线架构，多样的 IO 元件库包括通用 IO、多重电压 IO、RTC IO、OSC IO 和类比 ESD IO，且内存编译器还具有双电源轨功能、多重省电模式、和读写辅助功能等特色。
（首图来源：科技新报）
延伸阅读：
- 联咏 OLED 驱动 IC 出货强，联电也吃香
- 成熟制程上角力，联电携手智原推 22 奈米硅智财挑战格芯地位
- 联电打入三星供应链，明年首季产能可望满载
- 联电10月营收月增34.7%
