适用了 20 余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm 就是硅材料芯片的物理极限。不过据外媒报导，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳奈米管复合材料将现有最精尖的晶体管制程从 14nm 缩减到了1nm。那么，为何说 7nm 就是硅材料芯片的物理极限，碳奈米管复合材料又是怎么一回事呢？
XX nm 的制程技术是什么概念？
芯片的制程通常以 90nm、65nm、40nm、28nm、22nm、14nm 来表示，比如 Intel 最新的六代酷睿系列 CPU就采用Intel自家的 14nm 制程。现在的 CPU 整合了以亿为单位的晶体管，这种晶体管由源极（source）、汲极（drain）和位于他们之间的闸极（gate）所组成，电流从源极流入汲极，闸极则起到控制电流通断的作用。
而所谓的 XX nm 其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管闸极的宽度，也被称为闸长。
闸长越短，则可以在相同尺寸的硅片上整合更多的晶体管——Intel曾经宣称将闸长从130nm减小到90nm时，晶体管所占得面积将减小一半；在芯片晶体管整合度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。
闸长可以分为光刻闸长和实际闸长，光刻闸长则是由光刻技术所决定的。由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻闸长和实际闸长不一致的情况。另外，同样的制程技术下，实际闸长也会不一样，比如虽然三星也推出了 14nm 制程芯片，但其芯片的实际闸长和 Intel 的 14nm 制程芯片的实际闸长依然有一定差距。
为什么说 7nm 是物理极限？
之前解释了缩短晶体管闸极的长度可以使 CPU 整合更多的晶体管或者有效减少晶体管的面积和功耗，并削减CPU 的硅片成本。正是因此，CPU生产厂商不遗余力地减小晶体管闸极宽度，以提高在单位面积上所整合的晶体管数量。不过这种做法也会使电子移动的距离缩短，容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动，也就是漏电。
而且随着芯片中晶体管数量增加，原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电子，随后泄漏的电流又增加了芯片额外的功耗。
为了解决漏电问题，Intel、IBM 等公司可谓八仙过海，各显神通。比如 Intel 在其制程中融合了高介电薄膜和金属门积体电路以解决漏电问题；IBM 开发出 SOI 技术——在在源极和汲极埋下一层强电介质膜来解决漏电问题；此外，还有鳍式场效晶体管技术——借由增加绝缘层的表面积来增加电容值，降低漏电流以达到防止发生电子跃迁的目的……
上述做法在闸长大于 7nm 的时候一定程度上能有效解决漏电问题。不过，在采用现有芯片材料的基础上，晶体管闸长一旦低于 7nm，晶体管中的电子就很容易产生隧穿效应，为芯片的制造带来巨大的挑战。针对这一问题，寻找新的材料来替代硅制作 7nm 以下的晶体管则是一个有效的解决之法。
1nm 制程晶体管还处于实验室阶段
碳奈米管和近年来非常火热的石墨烯有一定关系，零维富勒烯、一维碳奈米管、二维石墨烯都属于碳奈米材料家族，并且彼此之间满足一定条件后可以在形式上转化。碳奈米管是一种具有特殊结构的一维材料，它的径向尺寸可达到奈米级，轴向尺寸为微米级，管的两端一般都封口，因此它有很大的强度，同时巨大的长径比有望使其制作成韧性极好的碳纤维。
碳奈米管和石墨烯在电学和力学等方面有着相似的性质，有较好的导电性、力学性能和导热性，这使碳奈米管复合材料在超级电容器、太阳能电池、显示器、生物检测、燃料电池等方面有着良好的应用前景。
此外，掺杂一些改性剂的碳奈米管复合材料也受到人们的广泛关注，例如在石墨烯/碳奈米管复合电极上添加 CdTe 量子点制作光电开关、掺杂金属颗粒制作场致发射装置。本次外媒报导的劳伦斯伯克利国家实验室将现有最精尖的晶体管制程从 14nm 缩减到了 1nm，其晶体管就是由碳奈米管掺杂二硫化钼制作而成。不过这一技术成果仅仅处于实验室技术突破的阶段，目前还没有商业化量产的能力。至于该项技术将来是否会成为主流商用技术，还有待时间检验。
技术进步并不一定带来商业利益
在过去几十年中，由于摩尔定律在确实发挥作用，让积极发展的中国半导体制造技术在追赶西方的过程中始终被各国拉出一段距离。而近年来，芯片制造技术进步放慢，摩尔定律出现失效的客观现象，对于苦苦追赶西方的中国半导体产业来说是可是一大利多。摩尔定律失效，一方面既有技术因素——先进光刻机、刻蚀机等设备以及先进芯片制造技术研发技术难度大、资金要求高……另一方面也有商业上的因素。
在制程到达 28nm 以前，制程技术的每一次进步都能使芯片制造厂商获得巨额利润。不过，在制程技术达到 14/16nm 之后，技术的进步反而会使芯片的成本有所上升——在 Intel 最先研发出14nm 制程时，曾有消息称其光罩成本为 3 亿美元。当然，随着时间的推移和台积电、三星掌握 14/16nm 制程，现在的价格应该不会这么贵。
但英特尔正在研发的 10nm 制程，根据 Intel 官方估算，光罩成本至少需要 10 亿美元。新制程之所以贵，一方面是贵在新制程高昂的研发成本和偏低的成品率，另一方面也是因为光刻机、刻蚀机等设备的价格异常昂贵。
因此，即便先进制程在技术上成熟了，但由于过于高昂的光罩成本，会使客户在选择采用最先进制程时三思而后行，举例来说，如果 10nm 制程芯片的产量低于 1,000 万片，那么光分摊到每一片芯片上的光罩成本就高达 100 美元，按国际通用的低获利芯片设计公司的定价策略 8：20 定价法——也就是硬件成本为 8 的情况下，定价为 20，别觉得这个订价高，其实已经很低了，Intel 一般订价策略为 8：35，AMD 历史上曾达到过 8：50……即便不算芯片成本和封测成本，这款 10nm CPU 的售价也不会低于 250 美元。
同时，相对较少的客户会导致很难用巨大的产量分摊成本，并最终使企业放缓对先进制程的开发和商业应用。也正是因此，28nm 制程被部分业内人士认为是非常有活力的，而且依旧会被持续使用数年。
不断追求制程不如脚踏实地解决现实问题
对于劳伦斯伯克利国家实验室将现有最精尖的晶体管制程从 14nm 缩减到了 1nm，各大芯片厂大可不必将其看得太重，因为这仅仅是一项在实验室中的技术突破，哪怕退一步说，该项技术已经成熟且可以商业化，由于其在商业化上的难度远远大于 Intel 正在研发的 10nm 制程——其成本将高昂地无以复加，这会使采用该技术生产的芯片价格居高不下，这又会导致较少客户选择该项技术，进而恶性循环……从商业因素考虑，大部分 IC 设计公司恐怕依旧会选择相对成熟，或者称为相对“老旧”的制程。
对于现在的半导体产业而言，特别是众多未掌握先进制程的厂商来说，与其花费巨大人力物力财力去探索突破 7nm 物理极限，还不如将有限的人力物力财力用于完善 28nm 制程工艺的 IP 库和实现 14nm 制程技术的商业化量产。
毕竟，就算在国防安全领域而言，现有的制程已完全够用（美国的很多军用芯片都还是 65nm 的），对于商业芯片而言，很多芯片对制程的要求并不高，像工控芯片、汽车电子、射频等都在使用在一些硬件发烧友看起来显得老旧的制程。
而对于 PC 和手机、平板电脑的 CPU、GPU 而言，14nm/16nm 的制程已经能将性能和功耗方面的需求平衡的很好。笔者认为，相对于耗费大量资源去研发新材料突破 7nm 物理极限，还不如脚踏实地地解决现实问题。
（本文由雷锋网授权使用）
延伸阅读：
- 打破摩尔定律有望！别说 5 奈米以下是梦话，1 奈米晶体管出现了
- FinFET 全面攻占 iPhone！五分钟让你看懂 FinFET
- 【半导体科普】细看晶圆代工之争，奈米制程是什么？
