根据外媒报导，日前在日本东京举行了 ITF（IMEC Technology Forum,. ITF）论坛。在论坛上，与荷兰商半导体大厂艾司摩尔（ASML）合作研发半导体曝光机的比利时半导体研究机构 IMEC 正式公布了 3 奈米及以下制程的在微缩层面的相关技术细节。根据其所公布的内容来分析，ASML 对于 3 奈米、2 奈米、1.5 奈米、1 奈米，甚至是小于 1 奈米的制程都做了清楚的发展规划，代表着 ASML 基本上已经能开发 1 奈米制程的曝光设备了。
报导指出，在论坛中，IMEC 公司总裁兼首席执行官 Luc Van den hove 在主题演说中先介绍了公司研究概况，强调透过与 ASML 的紧密合作，以及将下一代高辨识率极紫外光 (EUV) 曝光技术进行了商业化。Luc Van den hove 强调，将继续把制程技术规微缩到 1 奈米及其以下。对此，IMEC 也提出了从 3 奈米、2 奈米、1.5 奈米、1 奈米，甚至是小于 1 奈米以下的逻辑元件制程微缩路线图。
根据先前晶圆大工大厂台积电和三星电子介绍，从 7 奈米制程技术开始，部分制程技术已经推出了 NA=0.33 的 EUV 曝光设备，5 奈米制程技术也达成了频率的提升，但对于 2 奈米以后的超精细制程技术，则还是需要能够达成更高的辨识率和更高 NA （NA=0.55） 的曝光设备。对此，目前 ASML 也已经完成了做为 NXE:5000 系列的高 NA EUV 曝光设备的基本设计，但商业化的时间则是预计最快在 2022 年左右。不过，这套下一世代的曝光设备将因其庞大的光学系统，使得整套设备将变得非常巨大。
事实上，过去一直与 IMEC 紧密合作开发半导体曝光技术，但为了开发使用高 NA EUV 曝光设备，ASML 在 IMEC 的园区内成立了新的“IMEC-ASML 高 NA EUV 实验室”，以达成共同开发和开发使用高 NA EUV 曝光设备的相关技术。而且，该公司还计划与材料供应商合作，进一步进行光罩和光阻剂。Van den hov 在论坛的演讲中最后指出，“逻辑元件制程技术微缩的目的是为了降低功耗、提高性能、减少面积以及降低成本，也就是通常所说的 PPAC。除了这 4 个目标外，随着制程向 3 奈米、2 奈米、1.5 奈米，甚至超越 1 奈米而达到小于 1 奈米以下的制程之际，我们将努力实现可持续发展微处理器制程技术，以满足对未来先进科技应用的需求。”
（首图来源：ASML）
