IC 设计大厂创意电子宣布导入 EDA 大厂 Ansys 开发的突破性模拟工作流程，加速 Advanced-IC 设计。该工作流程可促进跨 CoWoS、InFO 和中介层的设计创新，包括创意电子日前宣布经过硅验证的 GLink （GUC multi-die interLink） 界面，这对开发尖端 AI、HPC 和资料中心网络应用是不可或缺的要素。
创意电子为维持市场领导地位，工程师必须以前所未见的速度制作、模拟与最佳化，并保证首次设计成功与元件效能最佳化。但模拟流程仍面临重大障碍，特别是在 CoWoS、InFO 设计操作和元件网格 （device meshing） 等复杂领域。
Ansys HFSS 3D Layout 的工作流程导入 ECADXplorer 等创新工具，帮助创意电子工程师加速模拟并解决挑战度高的几何设计。ECADXplorer 是一种功能强大的 GDS 编辑平台，可简化设计操作，带动快速模拟。工作流程整合尖端网格技术和 Ansys 领导业界的 3D HFSS 解决方案，可将模拟设定时间从数小时缩短至数分钟。这有助创意电子 Advanced-IC 设计师以高效率和最高保真度萃取元件的 S 参数模型。除此之外，它也能带动 GLink 等改变游戏规则的技术，GLink 的耗电量较替代解决方案减少 6~10 倍，需要的芯片面积也少 2 倍。
创意电子技术长 Igor Elkanovich 表示，Advanced-IC 封装设计因为提升功能、降低耗电量和缩小面积等不断成长的需求，变得高度复杂。AI、HPC 和网络客户大量采用我们的 GLink， 有助创意电子实现承诺，建立广泛的智财组合，并深化先进封装设计专业知识。HFSS 3D Layout 帮助我们工程团队减少 Advanced-IC 设计度复杂度、整合异质芯片，并改善多芯片效能，大幅加快客户获得新 AI、HPC、和资料中心网络产品时程。
Ansys 资深副总裁 Shane Emswiler 表示，Ansys 透过这种提升型工作流程，大幅简化设计流程，增加创意电子 Advanced-IC 设计师的生产力。创意电子工程师运用 HFSS 3D Layout，快速制作完整参数模型、进行电子封装设计研究并探索更多类设计选项，在量产前评估各种得失，显著减少开发时间和成本。
（首图来源:科技新报摄）
